雷电冲击电压 试验产生与测量

雷击试验的电流波形对于一个8~20ms的波形，T1 = 8ms、T2 = 20ms。通常，试验中冲击电压的范围从±2kV 到±16kV ，步长为±2kV ，施加在电源线之间或一条电源线与被测设备(EUT)机架的地之间，即L-N 、L-G 和N-G 。冲击的功率直接加载到EUT 中的SMPS 上，因此必须保证SMPS 不会被毁坏，并且在冲击电压被施加后还能正常工作。在1990年代初IEC61000-4-5标准出现以前，大多数设备制造商使用的都是JEC210/212标准。之后，IEC61000-4-5标准得到了广泛应用。

试验环境

雷电冲击试验的测试环境。使用带有外部SMPS 适配器的LCD TV作为EUT 。雷电冲击发生器是一个能产生特定波形的理想电压源，它有一个固定的输出阻抗。交流电源通过隔离变压器对SMPS 适配器供电，对于差模冲击试验，冲击电压施加在SMPS 适配器的交流电源线之间，而对于共模冲击试验，则施加在一条交流电源线和机顶盒调谐器的输入插座上的地连接之间。在每个电压步长(2kV-16kV)和每种极性上，分别进行5次试验。

雷击电压对IC 的干扰

此电路由一个带有CoolSET-F3 PWM控制器的反向转换器构成。冲击信号施加在零线和地平面之间。图中显示了可能的冲击电流通路，T1、T2和T3 。I1是通过位于零线和地之间的Y 型电容CY1的电流。通常I1 在桥式整流器前就被限制，因此PWM IC无法检测。I2 是通过EMI 电容C4的电流，I3是从变压器次级线圈的地到初级线圈的地之间的电流。如图所示，I2 和I3可能会对IC GND 产生潜在的影响，具体取决于PCB 的设计。如果IC 有引脚直接连到储能电容正极的高电压上，则I4也会对IC 产生影响。

假设Z 是粉红色的PCB 引线的阻抗，则IC 引脚1(Softs)和引脚8(GND)之间的电压为： Vsofts_GND=VC7+Z·(I2+I3)? (1)

其中，VC7 是软启动电容C7两端的电压。在雷击发生时，它能够被当作一个固定的电压。由公式(1)可以看出，IC 检测到由I2 和I3引起的噪声电压。在FB 到GND 、Vcc 到GND 和Isense 到GND 这些IC 的引脚电压上，也出现了同样的情况。如果噪声电压过高，IC 可能会进入像保护模式这样的错误状态，甚至被损坏。

针对雷电冲击试验的SMPS 设计考虑

PCB 的主要地线设计。IC 引脚是否会检测到噪声信号，与PCB 的设计密切相关。因此PCB 设计的方针就是将I2 和I3分流到不会被IC 检测到的其它路径上。建议对下列地线使用“星形”连接，它们是小信号IC 地线；大电流CS 地线；输入桥式整流器地线；MOSFET 散热器地线；Y 电容地线(如果Y 电容被连接在变压器初级线圈地线和次级线圈地线之间) ；变压器辅助绕组地线。

在某些情况下，由于在正常工作时，信噪比太低，因此辅助绕组的地线必须直接连接到IC的地引脚，这样I3在雷击时不可避免地会影响IC 管脚。在这种情况下，一种提高对雷电噪声抵抗能力的方法就是将与辅助绕组的地相连的PCB 引线设计得尽可能粗以得到较低的阻抗Z。

初级线圈GND 和次级线圈GND 之间的Y 电容。图4中Y 电容C4的作用是旁路EMI 噪声。除了连到初级线圈的地之外，有时也能将C4连到储能电容的正极来达到旁通EMI 噪声的目的。这样做将雷电冲击电流I2分流到储能电容的正极，不会再对IC 地电平产生影响。但是，如果出于其它的考虑而不能实现，那么C4就只能被连到初级线圈的地端，因此就必须使用上星形连接。

变压器隔离和屏蔽。I3电流的大小由变压器的隔离电压决定。如果变压器的隔离电压低于雷击电压，则会在初级线圈和次级线圈之间发生瞬时击穿，并且会产生很大的冲击电流。除此之外，很大的冲击电流还会对IC 造成干扰，次级整流器的二极管也会在瞬时击穿时承受很高的电压应力，甚至被毁坏。因此，建议使变压器的隔离电压高于雷电冲击试验电压。

变压器屏蔽有助于减小初级线圈和次级线圈之间的寄生电容，屏蔽层插入到初级线圈和次级线圈之间，并连接到储能电容的正极。由于屏蔽层更靠近次级线圈，因此次级线圈的GND 与屏蔽层之间的寄生电容要大于次级线圈的GND 与辅助绕组之间的电容。因此在雷电冲击试验时，雷电冲击电流更可能通过屏蔽层流入储能电容的正极，而不会流入初级线圈的GND ，从而对IC GND造成影响。